SVA - アサーション、なにそれおいしいの？

EDA systemverilog SVA

はじめにアクセス解析によると本ブログで1つしかないSVAの記事を引っ掛けてくれる方が多いようです。というわけで今日はアサーションネタいってみます。こんにちはアサーションアサーションって導入できたチームとできないチームが極端に分かれそうな検証…

2015-07-27

UVM Cookbook 眺めてみた - Assigning Virtual Interfaces From The Configuration Space

EDA systemverilog UVM UVM Cookbook

はじめに UVM Cookbookを眺めてみた、の続きです。今日はTestbenchのAssigning Virtual Interfaces From The Configuration Spaceです。 Assigning Virtual Interfaces From The Configuration Space UVMのrun_test()が呼ばれる前にトップ階層の信号とDUTの…

2015-07-24

UVM Cookbook 眺めてみた - The Test Is The Starting Point For The Build Process

EDA systemverilog UVM UVM Cookbook

はじめに UVM Cookbookを眺めてみた、の続きです。今日はTestbenchのThe Test Is The Starting Point For The Build Processです。 The Test Is The Starting Point For The Build Process UVMテストベンチのbuildプロセスはテストのクラスからトップダウン…

2015-07-23

はてなMarkdown記法でverilogがSyntax Hilightingされるようですね。

EDA systemverilog 雑談

タイトルのとおりですが、 ``` で囲いつつ、最初の```の後にverilogをつければOKのようです。 ```verilog （verilogコードをここに書きます） ``` systemverilogには対応していないので、SVコードもひとまずverilogと指定すればよいですね。てきとうなSVコ…

2015-07-21

UVM Cookbook 眺めてみた - TestBench/Build

EDA systemverilog UVM UVM Cookbook

はじめに UVM Cookbookを眺めてみた、の続きです。今日はTestbenchのTestBench/Buildです。 TestBench/Build UVMテストベンチの最初のフェーズはbuildだよ。テストベンチを構成するuvm_componentはbuildフェーズでオブジェクトになるよ。 buildフェーズは階…

2015-07-18

UVM Cookbook 眺めてみた - The Env

EDA systemverilog UVM UVM Cookbook

はじめに UVM Cookbookを眺めてみた、の続きです。今日はTestbenchのEnvの話です。 The Env Env(Environment)は、サブコンポーネントのブロックを集めたコンテナコンポーネントだよ。 Block Level Env ブロックレベルのUVMテストベンチでは、envはDUTのイン…

2015-07-16

UVM Cookbook 眺めてみた - The Agent

EDA systemverilog UVM UVM Cookbook

はじめに UVM Cookbookを眺めてみた、の続きです。今日はTestbenchのAgentの話です。 The Agent UVMのagentはピンレベルのインタフェースを扱うuvm_componentsを集めたものだよ。ピンレベルのトランザクションを生成したりモニタしたりするよ。 agentに関連…